氧化铈抛光液在STI、ILD、TSV上的应用

芯片工艺的先进化带来金属层、介质层等结构数量的增加，进而带来抛光次数的增加。130nm 制程芯片只有六层金属层，而 5nm 制程芯片至少有 14 层金属层，每层金属之间沉积有一层层间介质层（ILD），隔离上下两层金属，最底部层间介质层（ILD）以下还可能存在钨塞、浅槽隔离层(STI)、硅通孔（TSV）等结构。这些金属层、层间介质层和其他结构表面都需 CMP 处理。根据杜邦数据，7nm 以下逻辑芯片中，CMP 抛光步骤约三十步，最先进芯片可达四十二步。

其中，STI（Shallow Trench Isolation），即浅沟槽隔离技术，它的作用是用氧化层来隔开各个门电路，使各门电路之间互不导通。STI CMP要求磨去氮化硅上的氧化硅，同时又要尽可能减少沟槽中氧化硅的凹陷。这有助于提高集成电路的性能，减少晶体管之间的串扰，提高芯片的可靠性和产量。